સેમીસેરાનું સિલિકોન ઓન ઇન્સ્યુલેટર (SOI) વેફર સેમિકન્ડક્ટર ઇનોવેશનમાં મોખરે છે, જે ઉન્નત ઇલેક્ટ્રિકલ આઇસોલેશન અને શ્રેષ્ઠ થર્મલ કામગીરી ઓફર કરે છે. ઇન્સ્યુલેટીંગ સબસ્ટ્રેટ પર પાતળા સિલિકોન સ્તરનો સમાવેશ કરતું SOI માળખું ઉચ્ચ-પ્રદર્શન ઇલેક્ટ્રોનિક ઉપકરણો માટે મહત્વપૂર્ણ લાભો પ્રદાન કરે છે.
અમારા SOI વેફર્સ પરોપજીવી કેપેસીટન્સ અને લિકેજ કરંટને ઘટાડવા માટે ડિઝાઇન કરવામાં આવ્યા છે, જે હાઇ-સ્પીડ અને લો-પાવર ઇન્ટિગ્રેટેડ સર્કિટ વિકસાવવા માટે જરૂરી છે. આ અદ્યતન ટેક્નોલોજી એ સુનિશ્ચિત કરે છે કે ઉપકરણો વધુ કાર્યક્ષમ રીતે કાર્ય કરે છે, જેમાં સુધારેલ ઝડપ અને ઉર્જા વપરાશમાં ઘટાડો થાય છે, જે આધુનિક ઇલેક્ટ્રોનિક્સ માટે નિર્ણાયક છે.
સેમિસેરા દ્વારા કાર્યરત અદ્યતન ઉત્પાદન પ્રક્રિયાઓ ઉત્તમ એકરૂપતા અને સુસંગતતા સાથે SOI વેફરના ઉત્પાદનની ખાતરી આપે છે. આ ગુણવત્તા ટેલિકોમ્યુનિકેશન, ઓટોમોટિવ અને કન્ઝ્યુમર ઈલેક્ટ્રોનિક્સમાં એપ્લિકેશન માટે મહત્વપૂર્ણ છે, જ્યાં વિશ્વસનીય અને ઉચ્ચ-પ્રદર્શન ઘટકોની આવશ્યકતા છે.
તેમના વિદ્યુત લાભો ઉપરાંત, સેમિસેરાના SOI વેફર્સ ઉચ્ચ-ઘનતા અને ઉચ્ચ-પાવર ઉપકરણોમાં ગરમીના વિસર્જન અને સ્થિરતામાં વધારો કરીને શ્રેષ્ઠ થર્મલ ઇન્સ્યુલેશન પ્રદાન કરે છે. આ લક્ષણ ખાસ કરીને એપ્લીકેશનમાં મૂલ્યવાન છે જેમાં નોંધપાત્ર ગરમીનું ઉત્પાદન સામેલ છે અને અસરકારક થર્મલ મેનેજમેન્ટની જરૂર છે.
સેમિસેરાના સિલિકોન ઓન ઇન્સ્યુલેટર વેફરને પસંદ કરીને, તમે એવા ઉત્પાદનમાં રોકાણ કરો છો જે અત્યાધુનિક ટેકનોલોજીના વિકાસને સમર્થન આપે છે. ગુણવત્તા અને નવીનતા પ્રત્યેની અમારી પ્રતિબદ્ધતા એ સુનિશ્ચિત કરે છે કે અમારા SOI વેફર્સ આજના સેમિકન્ડક્ટર ઉદ્યોગની સખત માંગને પૂર્ણ કરે છે, જે આગામી પેઢીના ઇલેક્ટ્રોનિક ઉપકરણો માટે પાયો પૂરો પાડે છે.
વસ્તુઓ | ઉત્પાદન | સંશોધન | ડમી |
ક્રિસ્ટલ પરિમાણો | |||
પોલીટાઈપ | 4H | ||
સપાટી ઓરિએન્ટેશન ભૂલ | <11-20 >4±0.15° | ||
વિદ્યુત પરિમાણો | |||
ડોપન્ટ | n-પ્રકાર નાઇટ્રોજન | ||
પ્રતિકારકતા | 0.015-0.025ઓહ્મ સેમી | ||
યાંત્રિક પરિમાણો | |||
વ્યાસ | 150.0±0.2mm | ||
જાડાઈ | 350±25 μm | ||
પ્રાથમિક ફ્લેટ ઓરિએન્ટેશન | [1-100]±5° | ||
પ્રાથમિક સપાટ લંબાઈ | 47.5±1.5mm | ||
માધ્યમિક ફ્લેટ | કોઈ નહિ | ||
ટીટીવી | ≤5 μm | ≤10 μm | ≤15 μm |
LTV | ≤3 μm(5mm*5mm) | ≤5 μm(5mm*5mm) | ≤10 μm(5mm*5mm) |
નમન | -15μm ~ 15μm | -35μm ~ 35μm | -45μm ~ 45μm |
વાર્પ | ≤35 μm | ≤45 μm | ≤55 μm |
ફ્રન્ટ (સી-ફેસ) રફનેસ (AFM) | Ra≤0.2nm (5μm*5μm) | ||
માળખું | |||
માઇક્રોપાઇપ ઘનતા | <1 ea/cm2 | <10 ea/cm2 | <15 ea/cm2 |
ધાતુની અશુદ્ધિઓ | ≤5E10 પરમાણુ/cm2 | NA | |
બીપીડી | ≤1500 ea/cm2 | ≤3000 ea/cm2 | NA |
ટીએસડી | ≤500 ea/cm2 | ≤1000 ea/cm2 | NA |
ફ્રન્ટ ગુણવત્તા | |||
આગળ | Si | ||
સપાટી પૂર્ણાહુતિ | સી-ફેસ CMP | ||
કણો | ≤60ea/વેફર (size≥0.3μm) | NA | |
સ્ક્રેચેસ | ≤5ea/mm સંચિત લંબાઈ ≤ વ્યાસ | સંચિત લંબાઈ≤2*વ્યાસ | NA |
નારંગીની છાલ/ખાડા/ડાઘા/ધડાકા/તિરાડો/દૂષણ | કોઈ નહિ | NA | |
એજ ચિપ્સ/ઇન્ડેન્ટ્સ/ફ્રેક્ચર/હેક્સ પ્લેટ્સ | કોઈ નહિ | ||
પોલીટાઈપ વિસ્તારો | કોઈ નહિ | સંચિત વિસ્તાર≤20% | સંચિત વિસ્તાર≤30% |
ફ્રન્ટ લેસર માર્કિંગ | કોઈ નહિ | ||
પાછા ગુણવત્તા | |||
પાછા સમાપ્ત | સી-ફેસ CMP | ||
સ્ક્રેચેસ | ≤5ea/mm, સંચિત લંબાઈ≤2*વ્યાસ | NA | |
પાછળની ખામી (એજ ચિપ્સ/ઇન્ડેન્ટ) | કોઈ નહિ | ||
પાછળની ખરબચડી | Ra≤0.2nm (5μm*5μm) | ||
પાછળ લેસર માર્કિંગ | 1 મીમી (ઉપરની ધારથી) | ||
એજ | |||
એજ | ચેમ્ફર | ||
પેકેજિંગ | |||
પેકેજિંગ | વેક્યૂમ પેકેજિંગ સાથે એપી-તૈયાર મલ્ટી-વેફર કેસેટ પેકેજિંગ | ||
*નોંધ: "NA" નો અર્થ છે કોઈ વિનંતી નહીં ઉલ્લેખિત વસ્તુઓ SEMI-STD નો સંદર્ભ લઈ શકે છે. |