પેકેજિંગ ટેકનોલોજી સેમિકન્ડક્ટર ઉદ્યોગમાં સૌથી મહત્વપૂર્ણ પ્રક્રિયાઓમાંની એક છે. પેકેજના આકાર અનુસાર, તેને સોકેટ પેકેજ, સરફેસ માઉન્ટ પેકેજ, BGA પેકેજ, ચિપ સાઈઝ પેકેજ (CSP), સિંગલ ચિપ મોડ્યુલ પેકેજ (SCM, પ્રિન્ટેડ સર્કિટ બોર્ડ (PCB) પર વાયરિંગ વચ્ચેનો ગેપમાં વિભાજિત કરી શકાય છે. અને ઇન્ટિગ્રેટેડ સર્કિટ (IC) બોર્ડ પેડ મેચ), મલ્ટી-ચિપ મોડ્યુલ પેકેજ (MCM, જે વિજાતીય ચિપ્સને એકીકૃત કરી શકે છે), વેફર સ્તર પેકેજ (WLP, ફેન-આઉટ વેફર લેવલ પેકેજ (FOWLP), માઇક્રો સરફેસ માઉન્ટ ઘટકો (માઇક્રોએસએમડી), વગેરે), ત્રિ-પરિમાણીય પેકેજ (માઇક્રો બમ્પ ઇન્ટરકનેક્ટ પેકેજ, TSV ઇન્ટરકનેક્ટ પેકેજ, વગેરે), સિસ્ટમ પેકેજ (SIP) , ચિપ સિસ્ટમ (SOC).
3D પેકેજીંગના સ્વરૂપોને મુખ્યત્વે ત્રણ કેટેગરીમાં વિભાજિત કરવામાં આવે છે: દફનાવવામાં આવેલ પ્રકાર (મલ્ટિ-લેયર વાયરિંગમાં ઉપકરણને દફનાવવું અથવા સબસ્ટ્રેટમાં દફનાવવું), સક્રિય સબસ્ટ્રેટ પ્રકાર (સિલિકોન વેફર એકીકરણ: સક્રિય સબસ્ટ્રેટ બનાવવા માટે પ્રથમ ઘટકો અને વેફર સબસ્ટ્રેટને એકીકૃત કરો. ; પછી મલ્ટિ-લેયર ઇન્ટરકનેક્શન લાઇન ગોઠવો, અને અન્ય ચિપ્સ અથવા ઘટકોને એસેમ્બલ કરો ટોચનું સ્તર) અને સ્ટૅક્ડ પ્રકાર (સિલિકોન વેફર્સ સાથે સ્ટૅક્ડ સિલિકોન વેફર્સ, સિલિકોન વેફર્સ સાથે સ્ટૅક્ડ ચિપ્સ અને ચિપ્સ સાથે સ્ટૅક્ડ ચિપ્સ).
3D ઇન્ટરકનેક્શન પદ્ધતિઓમાં વાયર બોન્ડિંગ (WB), ફ્લિપ ચિપ (FC), સિલિકોન મારફતે (TSV), ફિલ્મ કંડક્ટર વગેરેનો સમાવેશ થાય છે.
TSV ચિપ્સ વચ્ચે વર્ટિકલ ઇન્ટરકનેક્શનને અનુભવે છે. વર્ટિકલ ઇન્ટરકનેક્શન લાઇનમાં સૌથી ટૂંકું અંતર અને ઉચ્ચ તાકાત હોવાથી, લઘુચિત્રીકરણ, ઉચ્ચ ઘનતા, ઉચ્ચ પ્રદર્શન અને બહુવિધ કાર્યાત્મક વિજાતીય માળખું પેકેજિંગને સમજવું સરળ છે. તે જ સમયે, તે વિવિધ સામગ્રીની ચિપ્સને પણ એકબીજા સાથે જોડી શકે છે;
હાલમાં, TSV પ્રક્રિયાનો ઉપયોગ કરીને બે પ્રકારની માઈક્રોઈલેક્ટ્રોનિક્સ ઉત્પાદન તકનીકો છે: ત્રિ-પરિમાણીય સર્કિટ પેકેજિંગ (3D IC એકીકરણ) અને ત્રિ-પરિમાણીય સિલિકોન પેકેજિંગ (3D Si એકીકરણ).
બે સ્વરૂપો વચ્ચેનો તફાવત એ છે કે:
(1) 3D સર્કિટ પેકેજિંગ માટે ચિપ ઇલેક્ટ્રોડ્સને બમ્પ્સમાં તૈયાર કરવાની જરૂર પડે છે, અને બમ્પ્સ એકબીજા સાથે જોડાયેલા હોય છે (બોન્ડિંગ, ફ્યુઝન, વેલ્ડિંગ વગેરે દ્વારા બંધાયેલા હોય છે), જ્યારે 3D સિલિકોન પેકેજિંગ એ ચિપ્સ (ઓક્સાઇડ્સ અને ક્યુ વચ્ચેનું બોન્ડિંગ) વચ્ચેનું સીધું ઇન્ટરકનેક્શન છે. -ક્યુ બોન્ડિંગ).
(2) 3D સર્કિટ એકીકરણ ટેક્નોલોજી વેફર્સ (3D સર્કિટ પેકેજિંગ, 3D સિલિકોન પેકેજિંગ) વચ્ચેના બોન્ડિંગ દ્વારા પ્રાપ્ત કરી શકાય છે, જ્યારે ચિપ-ટુ-ચીપ બોન્ડિંગ અને ચિપ-ટુ-વેફર બોન્ડિંગ માત્ર 3D સર્કિટ પેકેજિંગ દ્વારા જ પ્રાપ્ત કરી શકાય છે.
(3) 3D સર્કિટ પેકેજિંગ પ્રક્રિયા દ્વારા સંકલિત ચિપ્સ વચ્ચે અંતર છે, અને સિસ્ટમના યાંત્રિક અને વિદ્યુત ગુણધર્મોની સ્થિરતા સુનિશ્ચિત કરવા માટે સિસ્ટમની થર્મલ વાહકતા અને થર્મલ વિસ્તરણ ગુણાંકને સમાયોજિત કરવા માટે ડાઇલેક્ટ્રિક સામગ્રી ભરવાની જરૂર છે; 3D સિલિકોન પેકેજિંગ પ્રક્રિયા દ્વારા સંકલિત ચિપ્સ વચ્ચે કોઈ અંતર નથી, અને વીજ વપરાશ, વોલ્યુમ અને ચિપનું વજન ઓછું છે, અને ઇલેક્ટ્રિકલ પ્રદર્શન ઉત્તમ છે.
TSV પ્રક્રિયા સબસ્ટ્રેટ દ્વારા વર્ટિકલ સિગ્નલ પાથ બનાવી શકે છે અને ત્રિ-પરિમાણીય વાહક પાથ બનાવવા માટે સબસ્ટ્રેટની ઉપર અને નીચે આરડીએલને જોડી શકે છે. તેથી, ત્રિ-પરિમાણીય નિષ્ક્રિય ઉપકરણ માળખું બનાવવા માટે TSV પ્રક્રિયા એક મહત્વપૂર્ણ પાયાનો પથ્થર છે.
ફ્રન્ટ એન્ડ ઓફ લાઇન (FEOL) અને બેક એન્ડ ઓફ લાઇન (BEOL) વચ્ચેના ક્રમ અનુસાર, TSV પ્રક્રિયાને ત્રણ મુખ્ય પ્રવાહની ઉત્પાદન પ્રક્રિયાઓમાં વિભાજિત કરી શકાય છે, એટલે કે, વાયા ફર્સ્ટ (વાયા ફર્સ્ટ), વાયા મિડલ (વાયા મિડલ) અને આકૃતિમાં બતાવ્યા પ્રમાણે છેલ્લી (છેલ્લી મારફતે) પ્રક્રિયા દ્વારા.
1. એચીંગ પ્રક્રિયા દ્વારા
વાયા એચીંગ પ્રક્રિયા એ TSV માળખું બનાવવાની ચાવી છે. યોગ્ય એચિંગ પ્રક્રિયા પસંદ કરવાથી TSV ની યાંત્રિક શક્તિ અને વિદ્યુત ગુણધર્મોને અસરકારક રીતે સુધારી શકાય છે, અને TSV ત્રિ-પરિમાણીય ઉપકરણોની એકંદર વિશ્વસનીયતા સાથે વધુ સંબંધિત છે.
હાલમાં, એચિંગ પ્રક્રિયાઓ દ્વારા ચાર મુખ્ય TSV છે: ડીપ રિએક્ટિવ આયન ઈચિંગ (DRIE), વેટ ઈચિંગ, ફોટો-આસિસ્ટેડ ઈલેક્ટ્રોકેમિકલ ઈચિંગ (PAECE) અને લેસર ડ્રિલિંગ.
(1) ડીપ રિએક્ટિવ આયન એચિંગ (DRIE)
ડીપ રિએક્ટિવ આયન એચિંગ, જેને DRIE પ્રક્રિયા તરીકે પણ ઓળખવામાં આવે છે, તે સૌથી સામાન્ય રીતે ઉપયોગમાં લેવાતી TSV એચિંગ પ્રક્રિયા છે, જેનો ઉપયોગ મુખ્યત્વે ઉચ્ચ પાસા રેશિયો સાથેના માળખા દ્વારા TSVને સમજવા માટે થાય છે. પરંપરાગત પ્લાઝ્મા એચીંગ પ્રક્રિયાઓ સામાન્ય રીતે નીચા એચીંગ રેટ અને એચીંગ માસ્ક પસંદગીના અભાવ સાથે, માત્ર કેટલાક માઇક્રોનની એચીંગ ઊંડાઈ પ્રાપ્ત કરી શકે છે. બોશે આના આધારે અનુરૂપ પ્રક્રિયામાં સુધારા કર્યા છે. રિએક્ટિવ ગેસ તરીકે SF6 નો ઉપયોગ કરીને અને સાઇડવૉલ્સ માટે પેસિવેશન પ્રોટેક્શન તરીકે એચિંગ પ્રક્રિયા દરમિયાન C4F8 ગેસ છોડવાથી, સુધારેલ DRIE પ્રક્રિયા ઉચ્ચ પાસા રેશિયો વિઆસને એચીંગ કરવા માટે યોગ્ય છે. તેથી, તેને તેના શોધક પછી બોશ પ્રક્રિયા પણ કહેવામાં આવે છે.
નીચેની આકૃતિ DRIE પ્રક્રિયાને એચીંગ કરીને રચાયેલ ઉચ્ચ પાસા રેશિયોનો ફોટો છે.
જો કે DRIE પ્રક્રિયા તેની સારી નિયંત્રણક્ષમતાને કારણે TSV પ્રક્રિયામાં વ્યાપકપણે ઉપયોગમાં લેવાય છે, તેનો ગેરલાભ એ છે કે બાજુની દિવાલની સપાટતા નબળી છે અને સ્કૉલપ આકારની કરચલીઓની ખામીઓ રચાશે. ઉચ્ચ પાસા રેશિયો વિઆસને એચીંગ કરતી વખતે આ ખામી વધુ નોંધપાત્ર છે.
(2) ભીનું કોતરણી
વેટ ઈચિંગ માસ્ક અને રાસાયણિક ઈચિંગના મિશ્રણનો ઉપયોગ છિદ્રો દ્વારા નકશી કરવા માટે કરે છે. સૌથી સામાન્ય રીતે ઉપયોગમાં લેવાતા એચીંગ સોલ્યુશન KOH છે, જે સિલિકોન સબસ્ટ્રેટ પરની સ્થિતિને નકશી કરી શકે છે જે માસ્ક દ્વારા સુરક્ષિત નથી, ત્યાંથી ઇચ્છિત થ્રુ-હોલ માળખું બનાવે છે. વેટ ઈચિંગ એ સૌથી પ્રારંભિક થ્રુ-હોલ ઈચિંગ પ્રક્રિયા છે. તેના પ્રક્રિયાના પગલાં અને જરૂરી સાધનો પ્રમાણમાં સરળ હોવાથી, તે ઓછા ખર્ચે TSV ના મોટા પાયે ઉત્પાદન માટે યોગ્ય છે. જો કે, તેની રાસાયણિક એચીંગ મિકેનિઝમ નક્કી કરે છે કે આ પદ્ધતિ દ્વારા રચાયેલ થ્રુ-હોલ સિલિકોન વેફરના ક્રિસ્ટલ ઓરિએન્ટેશનથી પ્રભાવિત થશે, જે ખોતરેલા થ્રુ-હોલને બિન-ઊભી બનાવે છે પરંતુ પહોળી ટોચ અને સાંકડી તળિયાની સ્પષ્ટ ઘટના દર્શાવે છે. આ ખામી TSV મેન્યુફેક્ચરિંગમાં વેટ એચિંગના ઉપયોગને મર્યાદિત કરે છે.
(3) ફોટો-આસિસ્ટેડ ઇલેક્ટ્રોકેમિકલ એચિંગ (PAECE)
ફોટો-આસિસ્ટેડ ઇલેક્ટ્રોકેમિકલ એચિંગ (PAECE) નો મૂળભૂત સિદ્ધાંત ઇલેક્ટ્રોન-હોલ જોડીના ઉત્પાદનને વેગ આપવા માટે અલ્ટ્રાવાયોલેટ પ્રકાશનો ઉપયોગ કરવાનો છે, જેનાથી ઇલેક્ટ્રોકેમિકલ એચિંગ પ્રક્રિયાને વેગ મળે છે. વ્યાપકપણે ઉપયોગમાં લેવાતી DRIE પ્રક્રિયાની સરખામણીમાં, PAECE પ્રક્રિયા 100:1 કરતા વધારે થ્રુ-હોલ સ્ટ્રક્ચર્સ દ્વારા અલ્ટ્રા-લાર્જ એસ્પેક્ટ રેશિયોને એચીંગ કરવા માટે વધુ યોગ્ય છે, પરંતુ તેનો ગેરલાભ એ છે કે એચીંગ ડેપ્થની નિયંત્રણક્ષમતા DRIE કરતા નબળી છે, અને તેની ટેકનોલોજી વધુ સંશોધન અને પ્રક્રિયા સુધારણાની જરૂર છે.
(4) લેસર ડ્રિલિંગ
ઉપરોક્ત ત્રણ પદ્ધતિઓથી અલગ છે. લેસર ડ્રિલિંગ પદ્ધતિ એ સંપૂર્ણ ભૌતિક પદ્ધતિ છે. તે મુખ્યત્વે ઉચ્ચ-ઉર્જા લેસર ઇરેડિયેશનનો ઉપયોગ કરે છે અને TSV ના થ્રુ-હોલ બાંધકામને ભૌતિક રીતે સમજવા માટે ઉલ્લેખિત વિસ્તારમાં સબસ્ટ્રેટ સામગ્રીને ઓગળવા અને બાષ્પીભવન કરે છે.
લેસર ડ્રિલિંગ દ્વારા બનેલા થ્રુ-હોલનો આસ્પેક્ટ રેશિયો ઊંચો હોય છે અને સાઇડવૉલ મૂળભૂત રીતે ઊભી હોય છે. જો કે, લેસર ડ્રિલિંગ વાસ્તવમાં થ્રુ-હોલ બનાવવા માટે સ્થાનિક હીટિંગનો ઉપયોગ કરે છે, તેથી TSV ની છિદ્ર દિવાલ થર્મલ નુકસાનથી નકારાત્મક અસર કરશે અને વિશ્વસનીયતા ઘટાડે છે.
2. લાઇનર લેયર ડિપોઝિશન પ્રક્રિયા
TSV ના ઉત્પાદન માટે બીજી મુખ્ય તકનીક એ લાઇનર લેયર ડિપોઝિશન પ્રક્રિયા છે.
લાઇનર લેયર ડિપોઝિશન પ્રક્રિયા થ્રુ-હોલ ઇચ કર્યા પછી કરવામાં આવે છે. જમા થયેલ લાઇનર સ્તર સામાન્ય રીતે ઓક્સાઇડ હોય છે જેમ કે SiO2. લાઇનર સ્તર TSV અને સબસ્ટ્રેટના આંતરિક વાહક વચ્ચે સ્થિત છે, અને મુખ્યત્વે ડીસી વર્તમાન લિકેજને અલગ કરવાની ભૂમિકા ભજવે છે. ઓક્સાઇડ જમા કરવા ઉપરાંત, આગળની પ્રક્રિયામાં કંડક્ટર ભરવા માટે અવરોધ અને બીજના સ્તરો પણ જરૂરી છે.
ઉત્પાદિત લાઇનર સ્તર નીચેની બે મૂળભૂત આવશ્યકતાઓને પૂર્ણ કરે છે:
(1) ઇન્સ્યુલેટીંગ લેયરનું બ્રેકડાઉન વોલ્ટેજ TSV ની વાસ્તવિક કાર્યકારી જરૂરિયાતોને પૂર્ણ કરતું હોવું જોઈએ;
(2) જમા થયેલ સ્તરો ખૂબ સુસંગત છે અને એકબીજા સાથે સારી સંલગ્નતા ધરાવે છે.
નીચેનો આંકડો પ્લાઝ્મા એન્હાન્સ્ડ કેમિકલ વેપર ડિપોઝિશન (PECVD) દ્વારા જમા થયેલ લાઇનર લેયરનો ફોટો દર્શાવે છે.
વિવિધ TSV ઉત્પાદન પ્રક્રિયાઓ માટે જુબાની પ્રક્રિયાને તે મુજબ ગોઠવવાની જરૂર છે. ફ્રન્ટ થ્રુ-હોલ પ્રક્રિયા માટે, ઓક્સાઇડ સ્તરની ગુણવત્તા સુધારવા માટે ઉચ્ચ-તાપમાન જમા કરવાની પ્રક્રિયાનો ઉપયોગ કરી શકાય છે.
લાક્ષણિક ઉચ્ચ-તાપમાન જુબાની ટેટ્રાઇથિલ ઓર્થોસિલિકેટ (TEOS) પર આધારિત હોઈ શકે છે જે થર્મલ ઓક્સિડેશન પ્રક્રિયા સાથે જોડાઈને અત્યંત સુસંગત ઉચ્ચ-ગુણવત્તાવાળી SiO2 ઇન્સ્યુલેટીંગ સ્તર બનાવે છે. મિડલ થ્રુ-હોલ અને બેક થ્રુ-હોલ પ્રક્રિયા માટે, ડિપોઝિશન દરમિયાન BEOL પ્રક્રિયા પૂર્ણ થઈ ગઈ હોવાથી, BEOL સામગ્રી સાથે સુસંગતતા સુનિશ્ચિત કરવા માટે નીચા-તાપમાન પદ્ધતિની આવશ્યકતા છે.
આ સ્થિતિ હેઠળ, ડિપોઝિશન તાપમાન 450° સુધી મર્યાદિત હોવું જોઈએ, જેમાં ઇન્સ્યુલેટીંગ લેયર તરીકે SiO2 અથવા SiNx જમા કરવા માટે PECVD નો ઉપયોગ શામેલ છે.
બીજી સામાન્ય પદ્ધતિ એ છે કે ગીચ ઇન્સ્યુલેટીંગ લેયર મેળવવા માટે Al2O3 જમા કરવા માટે એટોમિક લેયર ડિપોઝિશન (ALD) નો ઉપયોગ કરવો.
3. મેટલ ભરવાની પ્રક્રિયા
TSV ભરવાની પ્રક્રિયા લાઇનર ડિપોઝિશન પ્રક્રિયા પછી તરત જ હાથ ધરવામાં આવે છે, જે અન્ય મુખ્ય તકનીક છે જે TSVની ગુણવત્તા નક્કી કરે છે.
જે સામગ્રી ભરી શકાય છે તેમાં વપરાયેલી પ્રક્રિયાના આધારે ડોપ્ડ પોલિસિલિકોન, ટંગસ્ટન, કાર્બન નેનોટ્યુબ વગેરેનો સમાવેશ થાય છે, પરંતુ સૌથી મુખ્ય પ્રવાહ હજુ પણ ઇલેક્ટ્રોપ્લેટેડ કોપર છે, કારણ કે તેની પ્રક્રિયા પરિપક્વ છે અને તેની વિદ્યુત અને થર્મલ વાહકતા પ્રમાણમાં ઊંચી છે.
થ્રુ હોલમાં તેના ઇલેક્ટ્રોપ્લેટિંગ દરના વિતરણ તફાવત અનુસાર, આકૃતિમાં બતાવ્યા પ્રમાણે, તેને મુખ્યત્વે સબકોન્ફોર્મલ, કોન્ફોર્મલ, સુપરકોન્ફોર્મલ અને બોટમ-અપ ઇલેક્ટ્રોપ્લેટિંગ પદ્ધતિઓમાં વિભાજિત કરી શકાય છે.
સબકોન્ફોર્મલ ઇલેક્ટ્રોપ્લેટિંગનો ઉપયોગ મુખ્યત્વે TSV સંશોધનના પ્રારંભિક તબક્કામાં થતો હતો. આકૃતિ (a) માં બતાવ્યા પ્રમાણે, વિદ્યુત વિચ્છેદન-વિશ્લેષણ દ્વારા પૂરા પાડવામાં આવેલ ક્યુ આયનો ટોચ પર કેન્દ્રિત હોય છે, જ્યારે તળિયે અપૂરતી રીતે પૂરક હોય છે, જેના કારણે થ્રુ-હોલની ટોચ પર ઇલેક્ટ્રોપ્લેટિંગ દર ટોચની નીચેના કરતા વધારે હોય છે. તેથી, થ્રુ-હોલની ટોચ સંપૂર્ણપણે ભરાય તે પહેલાં તેને અગાઉથી બંધ કરી દેવામાં આવશે, અને અંદર એક વિશાળ શૂન્યાવકાશ રચાશે.
કન્ફોર્મલ ઇલેક્ટ્રોપ્લેટિંગ પદ્ધતિનો યોજનાકીય રેખાકૃતિ અને ફોટો આકૃતિ (b) માં બતાવવામાં આવ્યો છે. ક્યુ આયનોના એકસમાન પૂરકતાને સુનિશ્ચિત કરીને, થ્રુ-હોલમાં દરેક સ્થાન પર ઇલેક્ટ્રોપ્લેટિંગ દર મૂળભૂત રીતે સમાન હોય છે, તેથી અંદર માત્ર એક સીમ જ રહે છે, અને રદબાતલ વોલ્યુમ સબકોન્ફોર્મલ ઇલેક્ટ્રોપ્લેટિંગ પદ્ધતિ કરતા ઘણું નાનું હોય છે, તેથી તેનો વ્યાપક ઉપયોગ થાય છે.
રદબાતલ-મુક્ત ફિલિંગ અસરને વધુ હાંસલ કરવા માટે, સુપરકોન્ફોર્મલ ઇલેક્ટ્રોપ્લેટિંગ પદ્ધતિને કૉન્ફોર્મલ ઇલેક્ટ્રોપ્લેટિંગ પદ્ધતિને ઑપ્ટિમાઇઝ કરવા માટે પ્રસ્તાવિત કરવામાં આવી હતી. આકૃતિ (c) માં બતાવ્યા પ્રમાણે, ક્યુ આયનોના પુરવઠાને નિયંત્રિત કરીને, તળિયે ભરણનો દર અન્ય સ્થાનો કરતાં થોડો વધારે છે, તેથી ડાબી બાજુની સીમને સંપૂર્ણપણે દૂર કરવા માટે નીચેથી ઉપર સુધી ભરવાના દરના સ્ટેપ ગ્રેડિયન્ટને શ્રેષ્ઠ બનાવે છે. કોન્ફોર્મલ ઇલેક્ટ્રોપ્લેટિંગ પદ્ધતિ દ્વારા, જેથી સંપૂર્ણપણે રદબાતલ-મુક્ત મેટલ કોપર ફિલિંગ પ્રાપ્ત કરી શકાય.
બોટમ-અપ ઈલેક્ટ્રોપ્લેટિંગ પદ્ધતિને સુપર-કન્ફોર્મલ પદ્ધતિના વિશેષ કેસ તરીકે ગણી શકાય. આ કિસ્સામાં, નીચે સિવાય ઇલેક્ટ્રોપ્લેટિંગ દર શૂન્ય સુધી દબાવવામાં આવે છે, અને માત્ર ઇલેક્ટ્રોપ્લેટિંગ ધીમે ધીમે નીચેથી ઉપર સુધી હાથ ધરવામાં આવે છે. કન્ફોર્મલ ઇલેક્ટ્રોપ્લેટિંગ પદ્ધતિના રદબાતલ-મુક્ત લાભ ઉપરાંત, આ પદ્ધતિ એકંદર ઇલેક્ટ્રોપ્લેટિંગ સમયને અસરકારક રીતે ઘટાડી શકે છે, તેથી તાજેતરના વર્ષોમાં તેનો વ્યાપકપણે અભ્યાસ કરવામાં આવ્યો છે.
4. આરડીએલ પ્રક્રિયા તકનીક
RDL પ્રક્રિયા ત્રિ-પરિમાણીય પેકેજિંગ પ્રક્રિયામાં એક અનિવાર્ય મૂળભૂત તકનીક છે. આ પ્રક્રિયા દ્વારા, પોર્ટ પુનઃવિતરણ અથવા પેકેજો વચ્ચે ઇન્ટરકનેક્શનના હેતુને પ્રાપ્ત કરવા માટે સબસ્ટ્રેટની બંને બાજુઓ પર મેટલ ઇન્ટરકનેક્શન્સનું ઉત્પાદન કરી શકાય છે. તેથી, RDL પ્રક્રિયાનો વ્યાપકપણે ફેન-ઇન-ફેન-આઉટ અથવા 2.5D/3D પેકેજિંગ સિસ્ટમ્સમાં ઉપયોગ થાય છે.
ત્રિ-પરિમાણીય ઉપકરણો બનાવવાની પ્રક્રિયામાં, RDL પ્રક્રિયાનો ઉપયોગ સામાન્ય રીતે વિવિધ ત્રિ-પરિમાણીય ઉપકરણ માળખાને સાકાર કરવા માટે TSV ને એકબીજા સાથે જોડવા માટે થાય છે.
હાલમાં બે મુખ્ય મુખ્ય પ્રવાહની RDL પ્રક્રિયાઓ છે. પ્રથમ ફોટોસેન્સિટિવ પોલિમર પર આધારિત છે અને કોપર ઇલેક્ટ્રોપ્લેટિંગ અને એચિંગ પ્રક્રિયાઓ સાથે જોડાયેલું છે; અન્ય PECVD અને રાસાયણિક મિકેનિકલ પોલિશિંગ (CMP) પ્રક્રિયા સાથે સંયુક્ત Cu Damascus પ્રક્રિયાનો ઉપયોગ કરીને અમલમાં મૂકવામાં આવે છે.
નીચેના અનુક્રમે આ બે RDL ના મુખ્ય પ્રવાહના પ્રક્રિયાના માર્ગોને રજૂ કરશે.
ફોટોસેન્સિટિવ પોલિમર પર આધારિત RDL પ્રક્રિયા ઉપરની આકૃતિમાં બતાવવામાં આવી છે.
પ્રથમ, PI અથવા BCB ગુંદરના સ્તરને પરિભ્રમણ દ્વારા વેફરની સપાટી પર કોટ કરવામાં આવે છે, અને ગરમ અને ઉપચાર પછી, ફોટોલિથોગ્રાફી પ્રક્રિયાનો ઉપયોગ ઇચ્છિત સ્થાન પર છિદ્રો ખોલવા માટે કરવામાં આવે છે, અને પછી એચિંગ કરવામાં આવે છે. આગળ, ફોટોરેસિસ્ટને દૂર કર્યા પછી, ટી અને ક્યુ અનુક્રમે એક અવરોધ સ્તર અને બીજ સ્તર તરીકે ભૌતિક વરાળ ડિપોઝિશન પ્રક્રિયા (PVD) દ્વારા વેફર પર સ્ફટર થાય છે. આગળ, આરડીએલનું પ્રથમ સ્તર ફોટોલિથોગ્રાફી અને ઇલેક્ટ્રોપ્લેટિંગ Cu પ્રક્રિયાઓને સંયોજિત કરીને ખુલ્લા Ti/Cu સ્તર પર બનાવવામાં આવે છે, અને પછી ફોટોરેસિસ્ટ દૂર કરવામાં આવે છે અને વધારાની Ti અને Cu દૂર કરવામાં આવે છે. મલ્ટિ-લેયર RDL સ્ટ્રક્ચર બનાવવા માટે ઉપરોક્ત પગલાંઓનું પુનરાવર્તન કરો. આ પદ્ધતિ હાલમાં ઉદ્યોગમાં વધુ વ્યાપકપણે ઉપયોગમાં લેવાય છે.
RDL ઉત્પાદન માટેની બીજી પદ્ધતિ મુખ્યત્વે Cu Damascus પ્રક્રિયા પર આધારિત છે, જે PECVD અને CMP પ્રક્રિયાઓને જોડે છે.
આ પદ્ધતિ અને ફોટોસેન્સિટિવ પોલિમર પર આધારિત RDL પ્રક્રિયા વચ્ચેનો તફાવત એ છે કે દરેક સ્તરના ઉત્પાદનના પ્રથમ પગલામાં, PECVD નો ઉપયોગ SiO2 અથવા Si3N4 ને ઇન્સ્યુલેટિંગ સ્તર તરીકે જમા કરવા માટે થાય છે, અને પછી ફોટોલિથોગ્રાફી દ્વારા ઇન્સ્યુલેટિંગ સ્તર પર વિન્ડો બનાવવામાં આવે છે અને પ્રતિક્રિયાશીલ આયન એચીંગ, અને Ti/Cu અવરોધ/બીજ સ્તર અને વાહક કોપર અનુક્રમે સ્ફટર થાય છે, અને પછી વાહક સ્તરને CMP પ્રક્રિયા દ્વારા જરૂરી જાડાઈ સુધી પાતળું કરવામાં આવે છે, એટલે કે, RDL અથવા થ્રુ-હોલ લેયરની રચના થાય છે.
નીચેની આકૃતિ ક્યુ દમાસ્કસ પ્રક્રિયાના આધારે બાંધવામાં આવેલા મલ્ટિ-લેયર આરડીએલના ક્રોસ-સેક્શનનો સ્કીમેટિક ડાયાગ્રામ અને ફોટો છે. તે અવલોકન કરી શકાય છે કે TSV પ્રથમ થ્રુ-હોલ લેયર V01 સાથે જોડાયેલ છે, અને પછી RDL1, થ્રુ-હોલ લેયર V12 અને RDL2 ના ક્રમમાં નીચેથી ઉપર સુધી સ્ટેક કરવામાં આવે છે.
RDL ના દરેક સ્તર અથવા થ્રુ-હોલ લેયર ઉપરોક્ત પદ્ધતિ અનુસાર ક્રમમાં બનાવવામાં આવે છે.RDL પ્રક્રિયામાં CMP પ્રક્રિયાનો ઉપયોગ જરૂરી હોવાથી, તેનો ઉત્પાદન ખર્ચ ફોટોસેન્સિટિવ પોલિમર પર આધારિત RDL પ્રક્રિયા કરતા વધારે છે, તેથી તેનો ઉપયોગ પ્રમાણમાં ઓછો છે.
5. IPD પ્રક્રિયા ટેકનોલોજી
ત્રિ-પરિમાણીય ઉપકરણોના ઉત્પાદન માટે, MMIC પર ડાયરેક્ટ ઓન-ચિપ એકીકરણ ઉપરાંત, IPD પ્રક્રિયા અન્ય વધુ લવચીક તકનીકી માર્ગ પ્રદાન કરે છે.
એકીકૃત નિષ્ક્રિય ઉપકરણો, જેને IPD પ્રક્રિયા તરીકે પણ ઓળખવામાં આવે છે, એક અલગ સબસ્ટ્રેટ પર ઑન-ચિપ ઇન્ડક્ટર્સ, કેપેસિટર, રેઝિસ્ટર, બાલુન કન્વર્ટર વગેરે સહિતના નિષ્ક્રિય ઉપકરણોના કોઈપણ સંયોજનને એકીકૃત કરે છે જેથી ટ્રાન્સફર બોર્ડના સ્વરૂપમાં નિષ્ક્રિય ઉપકરણ લાઇબ્રેરી બનાવવામાં આવે. ડિઝાઇન જરૂરિયાતો અનુસાર લવચીક રીતે બોલાવવામાં આવે છે.
IPD પ્રક્રિયામાં, નિષ્ક્રિય ઉપકરણોનું ઉત્પાદન થાય છે અને ટ્રાન્સફર બોર્ડ પર સીધા જ સંકલિત કરવામાં આવે છે, તેનો પ્રક્રિયા પ્રવાહ ICના ઓન-ચિપ એકીકરણ કરતાં સરળ અને ઓછો ખર્ચાળ છે, અને નિષ્ક્રિય ઉપકરણ લાઇબ્રેરી તરીકે અગાઉથી મોટા પ્રમાણમાં ઉત્પાદન કરી શકાય છે.
TSV ત્રિ-પરિમાણીય નિષ્ક્રિય ઉપકરણ ઉત્પાદન માટે, IPD TSV અને RDL સહિત ત્રિ-પરિમાણીય પેકેજિંગ પ્રક્રિયાઓના ખર્ચના બોજને અસરકારક રીતે સરભર કરી શકે છે.
ખર્ચના ફાયદાઓ ઉપરાંત, IPDનો બીજો ફાયદો તેની ઉચ્ચ સુગમતા છે. IPD ની એક સુગમતા વિવિધ એકીકરણ પદ્ધતિઓમાં પ્રતિબિંબિત થાય છે, જે નીચેની આકૃતિમાં બતાવેલ છે. આકૃતિ (a) માં બતાવ્યા પ્રમાણે ફ્લિપ-ચિપ પ્રક્રિયા દ્વારા પેકેજ સબસ્ટ્રેટમાં IPD ને સીધી રીતે એકીકૃત કરવાની બે મૂળભૂત પદ્ધતિઓ ઉપરાંત અથવા આકૃતિ (b) માં બતાવ્યા પ્રમાણે બોન્ડિંગ પ્રક્રિયા, IPD ના બીજા સ્તરને એક સ્તર પર એકીકૃત કરી શકાય છે. નિષ્ક્રિય ઉપકરણ સંયોજનોની વિશાળ શ્રેણી પ્રાપ્ત કરવા માટે આકૃતિઓ (c)-(e) માં બતાવ્યા પ્રમાણે IPD.
તે જ સમયે, આકૃતિ (f) માં બતાવ્યા પ્રમાણે, આઇપીડીનો ઉપયોગ એડેપ્ટર બોર્ડ તરીકે સીધો ઉચ્ચ ઘનતા પેકેજિંગ સિસ્ટમ બનાવવા માટે તેના પર સંકલિત ચિપને સીધો દફનાવી શકાય છે.
ત્રિ-પરિમાણીય નિષ્ક્રિય ઉપકરણો બનાવવા માટે IPD નો ઉપયોગ કરતી વખતે, TSV પ્રક્રિયા અને RDL પ્રક્રિયાનો પણ ઉપયોગ કરી શકાય છે. પ્રક્રિયાનો પ્રવાહ મૂળભૂત રીતે ઉપરોક્ત ઓન-ચિપ એકીકરણ પ્રક્રિયા પદ્ધતિ જેવો જ છે અને તેનું પુનરાવર્તન થશે નહીં; તફાવત એ છે કે એકીકરણનો ઑબ્જેક્ટ ચિપથી એડેપ્ટર બોર્ડમાં બદલાઈ ગયો હોવાથી, સક્રિય વિસ્તાર અને ઇન્ટરકનેક્શન લેયર પર ત્રિ-પરિમાણીય પેકેજિંગ પ્રક્રિયાની અસરને ધ્યાનમાં લેવાની જરૂર નથી. આ આગળ IPD ની બીજી મુખ્ય સુગમતા તરફ દોરી જાય છે: નિષ્ક્રિય ઉપકરણોની ડિઝાઇન જરૂરિયાતો અનુસાર વિવિધ સબસ્ટ્રેટ સામગ્રીને લવચીક રીતે પસંદ કરી શકાય છે.
IPD માટે ઉપલબ્ધ સબસ્ટ્રેટ સામગ્રી માત્ર સામાન્ય સેમિકન્ડક્ટર સબસ્ટ્રેટ સામગ્રી જેમ કે Si અને GaN નથી, પણ Al2O3 સિરામિક્સ, નીચા-તાપમાન/ઉચ્ચ-તાપમાનના સહ-ફાયર સિરામિક્સ, કાચના સબસ્ટ્રેટ વગેરે પણ છે. આ લક્ષણ નિષ્ક્રિયની ડિઝાઇન લવચીકતાને અસરકારક રીતે વિસ્તૃત કરે છે. IPD દ્વારા સંકલિત ઉપકરણો.
ઉદાહરણ તરીકે, IPD દ્વારા સંકલિત ત્રિ-પરિમાણીય નિષ્ક્રિય ઇન્ડક્ટર માળખું ઇન્ડક્ટરના પ્રભાવને અસરકારક રીતે સુધારવા માટે ગ્લાસ સબસ્ટ્રેટનો ઉપયોગ કરી શકે છે. TSV ની વિભાવનાથી વિપરીત, કાચના સબસ્ટ્રેટ પર બનેલા થ્રુ-હોલ્સને થ્રુ-ગ્લાસ વિઆસ (TGV) પણ કહેવામાં આવે છે. IPD અને TGV પ્રક્રિયાઓ પર આધારિત ઉત્પાદિત ત્રિ-પરિમાણીય ઇન્ડક્ટરનો ફોટો નીચેની આકૃતિમાં બતાવવામાં આવ્યો છે. કાચના સબસ્ટ્રેટની પ્રતિરોધકતા પરંપરાગત સેમિકન્ડક્ટર સામગ્રી જેમ કે Si કરતાં ઘણી વધારે હોવાથી, TGV ત્રિ-પરિમાણીય ઇન્ડક્ટરમાં વધુ સારી ઇન્સ્યુલેશન ગુણધર્મો છે, અને ઉચ્ચ ફ્રીક્વન્સીઝ પર સબસ્ટ્રેટ પરોપજીવી અસરને કારણે નિવેશની ખોટ ઘણી ઓછી છે. પરંપરાગત TSV ત્રિ-પરિમાણીય ઇન્ડક્ટર.
બીજી બાજુ, મેટલ-ઇન્સ્યુલેટર-મેટલ (MIM) કેપેસિટર્સ પણ ગ્લાસ સબસ્ટ્રેટ IPD પર પાતળા ફિલ્મ ડિપોઝિશન પ્રક્રિયા દ્વારા ઉત્પાદિત કરી શકાય છે, અને ત્રિ-પરિમાણીય નિષ્ક્રિય ફિલ્ટર માળખું બનાવવા માટે TGV ત્રિ-પરિમાણીય ઇન્ડક્ટર સાથે એકબીજા સાથે જોડાયેલા છે. તેથી, IPD પ્રક્રિયામાં નવા ત્રિ-પરિમાણીય નિષ્ક્રિય ઉપકરણોના વિકાસ માટે વ્યાપક એપ્લિકેશન સંભવિત છે.
પોસ્ટ સમય: નવેમ્બર-12-2024